• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    提出了一種集成有功率電晶體和肖特基二極體的功率裝置及形成功率裝置的方法。根據本發明實施例的功率裝置包括功率電晶體、肖特基二極體以及溝槽障壁，其中所述功率電晶體具有汲極區，所述肖特基二極體形成於所述汲極區中，所述溝槽障壁形成于所述肖特基二極體附近，可以用於降低所述肖特基二極體的反向洩漏電流。根據本發明實施例的功率裝置具有良好的單向導通電流性能，並且反向洩漏電流較小。另外，根據本發明實施例的功率裝置還可以消除或者至少降低由寄生BJT引起的載流子注入基底的問題。再者，根據本發明實施例的功率裝置還可以具有改善的反向擊穿電壓，並且尺寸也可能減小。
    公开号:TW201316521A
    申请号:TW101130434
    申请日:2012-08-22
    公开日:2013-04-16
    发明作者:Donald Disney
    申请人:Monolithic Power Systems Inc；
    IPC主号:H01L29-00
    专利说明:
    集成有肖特基二極體的功率裝置及其製造方法相關引用
    本發明要求2011年8月22日在美國提交的第13/215,116號專利申請的優先權和權益，並且在此包含了該申請的全部內容。
    本發明的實施例涉及半導體裝置，尤其涉及集成有肖特基二極體的高壓電晶體裝置。
    在電源管理電路中經常需要用到這樣的功率裝置，其包括功率電晶體以及與該功率電晶體集成一體的肖特基二極體。圖1A簡要示意出一種功率轉換電路100，該功率轉換電路100基於包含有功率電晶體101以及與該功率電晶體串聯的肖特基二極體103的功率裝置PT而構建，用於將輸入電壓Vin轉換為輸出電壓Vo。其中，功率裝置101可以包括，例如：接面場效應電晶體(JFET)，其具有閘極(G)，該閘極G連接至電氣地。因此，無需再為JFET的閘極提供複雜的控制電路。然而，JFET是“常開”裝置，其可以雙向導通電流，即其既可以從汲極(D)到源極(S)導通電流，也可以從源極(S)到汲極(D)導通電流。因此，如果沒有肖特基二極體103，當輸出電壓Vo大於輸入電壓Vin時，將有電流反向地從輸出Vo灌入輸入Vin，而這種從輸出Vo到輸入Vin的電流反灌是需要避免的。肖特基二極體103正是用於阻止這種從輸出Vo到輸入Vin的電流反灌。
    圖1B示出了流經肖特基二極體103和JFET 101的電流IIN與輸入電壓Vin的關係曲線示意圖，在JFET 101的閘極G和源極S均接電氣地的情況下。由圖1B可見，當輸入電壓Vin高於肖特基二極體103的正向導通電壓VF時，電流IIN從輸入Vin經由正向偏置的肖特基二極體103以及常開的JFET 101流向輸出Vo。當Vin進一步增大，例如，增大到JFET 101的夾止電壓VP，則JFET 101將被夾止，從而使得電流IIN幾乎保持穩定，不再隨Vin的增大而增大。在典型應用中，輸出Vo並不一定接電氣地，而是通常連接到下級電路，以為下級電路提供能量。在這種情況下，Vo將隨著Vin增大而增大，直到Vin增大到JFET 101的夾止電壓VP，Vo將幾乎保持穩定不變。因此，JFET 101用於從輸入Vin向下級電路提供能量，同時可以保護下級電路不受高壓損壞，例如，輸入電壓Vin高於VP時，即便輸入電壓Vin繼續增大，提供給下級電路的輸出電壓Vo也不再隨輸入電壓增大而增大。當然，若輸入電壓增大到超過JFET 101的正向擊穿電壓VBF時，將有很大的電流從Vin流向JFET 101的閘極和/或Vo。由圖1B還可見，若輸入電壓Vin相對於輸出電壓Vo為負值，即Vin小於Vo時，流經肖特基二極體103和JFET 101的電流IIN變成一個從輸出Vo流向輸入Vin的洩漏電流IOFF。當輸入電壓Vin相對於輸出電壓Vo負的值超過肖特基二極體103的擊穿電壓VBR時，將有很大的電流從Vo流向Vin。
    圖2示出了現有技術中的功率裝置200的縱向剖面示意圖。該功率裝置200集成有JFET 202和肖特基二極體204。該功率裝置200形成於P型基底206上。N型井區208形成於P型基底206中。JFET 202和肖特基二極體204共用該P型基底206及N型井區208。P型摻雜區210形成於N型井區208中，用作JFET 202的閘極區；P+重摻雜區212形成於P型摻雜區210中，用作閘極區210的歐姆接觸。圖2所示的功率裝置200中，N型井區208的位於閘極區210左側的部分形成JFET 202的汲極區，N型井區208的位於閘極區210右側的部分形成JFET 202的源極區。N+重摻雜區214形成於N型井區208的位於閘極區210右側的部分中，用作JFET 202源極區的歐姆接觸。汲極金屬216、閘極金屬218以及源極金屬220形成於功率裝置200的上表面上，並且分別與JFET 202的汲極區、P+重摻雜區212以及N+重摻雜區214耦接，分別用作功率裝置200的汲極電極D、閘極電極G和源極電極S。
    肖特基二極體204包括陰極208和陽極216，分別與JFET 202共用N型井區208和汲極金屬216。肖特基二極體204還進一步包括P+重摻雜區222，形成于肖特基二極體204的左右兩側。P+重摻雜區222用於形成融合肖特基二極體(merged Schottky Diode)，從而降低肖特基二極體204的反向洩漏電流。若沒有P+重摻雜區222，肖特基二極體204的反向洩漏電流將較高而不能被接受。
    然而，P+重摻雜區222可能在功率裝置200的導通狀態及肖特基二極體204正向導通的情況下引起一些問題。事實上，功率裝置200中存在寄生的雙極型接面電晶體(BJT)，該BJT分別以P+重摻雜區222、N型井區208和P型基底206為發射極、基極和集電極。在較大的正向導通電流下，P+重摻雜區222和N型井區208之間的接面可能正向偏置，使得該寄生BJT導通。在這種情況下，載流子將可能注入基底206中，對與功率裝置200共同集成在基底206上的其它電路造成影響，這是所不希望的。
    針對現有技術中的一個或多個問題，本發明的實施例提供一種功率裝置及其製造方法。
    在本發明的一個方面，提出了一種功率裝置，包括：半導體基底以及形成於所述半導體基底上的功率電晶體、溝槽障壁和肖特基二極體。其中，所述功率電晶體形成於所述半導體基底中，並且包括汲極區、源極區、閘極區以及耦接所述汲極區的汲極金屬；所述溝槽障壁，形成於所述功率電晶體的汲極區中，並且包括第一溝槽和第二溝槽，所述第一溝槽和第二溝槽由所述汲極區的一部分隔開；所述肖特基二極體，形成於所述第一溝槽和第二溝槽之間，具有陽極和陰極，所述的陽極包括所述汲極金屬，所述陰極包括所述汲極區的一部分。
    根據本發明的實施例，所述第一溝槽和第二溝槽採用導電材料填充，所述導電材料通過介電材料與所述功率電晶體的汲極區隔離。
    根據本發明的實施例，所述汲極金屬與所述第一溝槽和第二溝槽中填充的所述導電材料接觸。
    根據本發明的實施例，所述第一溝槽和第二溝槽的底部和側壁覆蓋有所述介電材料。
    在本發明的另一方面，提出了一種功率裝置，包括：半導體基底，具有第一導電類型；井區，形成於所述半導體基底中，並且具有與所述第一導電類型相反的第二導電類型；閘極區，形成於所述井區中，並且具有所述的第一導電類型；第一溝槽和第二溝槽，形成於位於所述閘極區一側的所述井區中，並且由所述井區的一部分隔開；以及汲極金屬，與將所述第一溝槽和第二溝槽隔開的那部分井區接觸，形成金屬半導體接觸。
    根據本發明的實施例，所述第一溝槽和第二溝槽採用導電材料填充，所述導電材料通過介電材料與所述井區隔離。
    根據本發明的實施例，所述汲極金屬與所述第一溝槽和第二溝槽中填充的所述導電材料接觸。
    根據本發明的實施例，所述第一溝槽和第二溝槽均具有底部和側壁，並且所述第一溝槽和第二溝槽的底部和側壁覆蓋有所述介電材料。
    根據本發明的實施例，所述井區包括汲極區和源極區，其中，所述閘極區位於所述汲極區和所述源極區之間。
    根據本發明的實施例，所述功率裝置進一步包括：閘極歐姆接觸區，形成於所述閘極區中，並具有所述的第一導電類型；及源極歐姆接觸區，形成於位於所述閘極區另一側的所述井區中，並且具有所述的第二導電類型。
    根據本發明的實施例，所述第一溝槽和第二溝槽到所述閘極區之間的距離大於所述閘極區到所述源極歐姆接觸區之間的距離。
    在本發明的又一方面，提出了一種形成集成有功率電晶體和肖特基二極體的功率裝置的方法，包括：提供半導體基底的步驟；在所述半導體基底中形成功率電晶體的步驟，其中形成所述功率電晶體的步驟包括在所述半導體基底中形成汲極區、閘極區和源極區的步驟；在所述汲極區中形成溝槽障壁的步驟，其中形成所述溝槽障壁的步驟包括在所述汲極區中形成第一溝槽和第二溝槽的步驟，所述第一溝槽和第二溝槽由所述汲極區的一部分隔開；以及在所述汲極區中形成肖特基二極體的步驟，其中形成所述肖特基二極體的步驟包括形成汲極金屬的步驟，所述汲極金屬與所述第一溝槽和第二溝槽隔之間的那部分汲極區接觸。
    據本發明的實施例，所述第一溝槽和第二溝槽均具有底部和側壁，形成所述溝槽障壁的步驟進一步包括：在所述第一溝槽和第二溝槽的底部和側壁上形成覆蓋所述底部和側壁的介電材料層的步驟；以及採用導電材料填充所述第一溝槽和第二溝槽的步驟。
    根據本發明的實施例，形成所述汲極金屬的步驟進一步包括：在所述汲極金屬與填充所述第一溝槽和第二溝槽的所述導電材料之間形成電氣接觸。
    在本發明的再一方面，提出了一種形成功率裝置的方法，包括：提供具有第一導電類型的半導體基底的步驟；在所述半導體層中形成具有第二導電類型的井區的步驟，其中所述第二導電類型與所述第一導電類型相反；在所述井區中形成具有所述第一導電類型的閘極區的步驟；在位於所述閘極區一側的所述井區中形成第一溝槽和第二溝槽的步驟，其中所述第一溝槽和第二溝槽被所述井區的一部分隔開；以及形成汲極金屬的步驟，其中所述汲極金屬與位於所述第一溝槽和第二溝槽之間的那部分井區接觸。
    根據本發明的實施例，所述第一溝槽和第二溝槽均具有底部和側壁，形成所述第一溝槽和第二溝槽的步驟進一步包括：在所述第一溝槽和第二溝槽的底部和側壁上形成覆蓋所述底部和側壁的介電材料層的步驟；以及採用導電材料填充所述第一溝槽和第二溝槽的步驟。
    根據本發明的實施例，形成所述汲極金屬的步驟進一步包括：在所述汲極金屬與填充所述第一溝槽和第二溝槽的所述導電材料之間形成電氣接觸。
    根據本發明的實施例，所述形成所述功率裝置的方法可以進一步包括在所述井區中形成汲極區和源極區的步驟，其中所述汲極區和所述源極區被所述閘極區隔開。
    根據本發明的實施例，所述形成所述功率裝置的方法可以進一步包括：在所述閘極區中形成閘極歐姆接觸區的步驟，其中所述閘極歐姆接觸區具有所述的第一導電類型；及在位於所述閘極區另一側的所述井區中形成源極歐姆接觸區的步驟，其中所述源極歐姆接觸區具有所述的第二導電類型。
    根據本發明的實施例，所述第一溝槽和第二溝槽到所述閘極區之間的距離大於所述閘極區到所述源極歐姆接觸區之間的距離。
    利用上述方案，根據本發明實施例的功率裝置至少具有以下的一個或多個優點：具有良好的單向導通電流性能，即可以在需要導通電流的方向上(正向)允許電流流通，而在不希望導通電流的方向上(反向)阻止電流流通，並且反向洩漏電流較小；可以消除或者至少降低由寄生BJT引起的載流子注入基底的問題，從而在應用過程中，降低了對與該功率裝置集成於同一基底上的其它電路造成的影響；可以具有改善的反向擊穿電壓，並且尺寸也可能減小；可以具有不對稱的截止特性，也就是說，根據本發明實施例的功率裝置從汲極區到源極區和/或閘極區的方向上可以承受的電壓大於從源極區和/或閘極區到汲極區的方向上可以承受的電壓。
    下面將詳細說明本發明的一些實施例。在接下來的說明中，一些具體的細節，例如實施例中的具體電路結構、裝置結構、製程步驟以及這些電路、裝置和製程的具體參數，都用於對本發明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節或者其他方法、元件、材料等結合的情況下，本發明的實施例也可以被實現。
    在本發明的說明書及申請專利範圍中，若採用了諸如“左、右、內、外、前、後、上、下、頂、之上、底、之下”等一類的詞，均只是為了便於描述，而不表示元件/結構的必然或永久的相對位置。本領域的技術人員應該理解這類詞在合適的情況下是可以互換的，例如，以使得本發明的實施例可以在不同於本說明書描繪的方向下仍可以運作。此外，“耦接”一詞意味著以直接或者間接的電氣的或者非電氣的方式連接。“一個/這個/那個”並不用於特指單數，而可能涵蓋複數形式。“在……內”可能涵蓋“在……內/上”。“在一個實施例中/根據本發明的一個實施例”的用法並不用於特指同一個實施例中，當然也可能是同一個實施例中。除非特別指出，“或”可以涵蓋“和/或”的意思。本領域技術人員應該理解以上對各用詞的說明僅僅提供一些示例性的用法，並不用於限定這些詞。
    本發明的實施例公開了一種集成有功率電晶體和具有溝槽的肖特基二極體的功率裝置。根據本發明的一個實施例，該功率裝置包括：半導體基底；形成於所述半導體基底上的功率電晶體，其中所述功率電晶體包括汲極區、源極區、閘極區以及耦接所述汲極區的汲極金屬；形成於所述功率電晶體汲極區中的溝槽障壁，其中所述溝槽障壁包括第一溝槽和第二溝槽，所述第一溝槽和第二溝槽被所述汲極區的一部分隔開；以及形成於所述第一溝槽和第二溝槽之間的肖特基二極體，其中所述肖特基二極體具有陽極和陰極，所述陽極包括所述汲極金屬，所述陰極包括所述功率電晶體的所述第一溝槽和第二溝槽隔開的汲極區部分。
    根據本發明的一個實施例，所述第一溝槽和第二溝槽採用導電材料填充，所述導電材料通過介電材料與所述功率電晶體的汲極區隔離。
    根據本發明的一個實施例，所述第一溝槽和第二溝槽均具有底部和側壁，其中所述第一溝槽和第二溝槽的底部和側壁覆有介電材料。
    根據本發明的一個實施例，所述功率電晶體的汲極區金屬與所述第一溝槽和第二溝槽中填充的導電材料接觸。
    根據本發明各實施例的功率裝置，其中具有溝槽障壁的肖特基二極體的反向洩漏電流很小，該肖特基二極體可以阻止電流在所述功率裝置中朝不希望的方向流通，而在該功率裝置希望導通電流的方向上施加的電壓稍大於所述肖特基二極體的正向導通電壓(例如，0.3V)時，該肖特基二極體正向導通並允許電流在該功率裝置希望導通電流的方向上流通。因而，根據本發明各實施例的集成有肖特基二極體的功率裝置，具有良好的單向導通電流性能，即可以在需要導通電流的方向上(正向)允許電流流通，而在不希望導通電流的方向上(反向)阻止電流流通，並且反向洩漏電流較小。另外，與圖1中示意出的現有技術中的功率裝置PT不同，根據本發明各實施例的功率裝置中不包含寄生的雙極型接面電晶體BJT。因此，根據本發明實施例的集成有功率電晶體和具有溝槽障壁的肖特基二極體的功率裝置可以消除或者至少降低由寄生BJT引起的載流子注入基底的問題，從而在應用過程中，降低了對與該功率裝置集成於同一基底上的其它電路造成的影響。
    圖3A示出了根據本發明一個實施例的功率裝置300的縱向剖面示意圖。在圖3A中所示的示例性實施例中，該功率裝置300包括：接面場效應電晶體(JFET)301、肖特基二極體303和溝槽障壁305。根據本發明的圖3A所示的示例性實施例，功率裝置300具有P型基底307，該P型基底307可能包括P+型重摻雜基底部分和P-型輕摻雜外延層部分。功率裝置300還可以進一步包括形成於P型基底307上的N型井區309，以及形成於N型井區309中的P型摻雜區311。本領域的普通技術人員應該可以理解，所述P型摻雜區311可以作為JFET 301的閘極區，所述N型井區309的位於所述P型摻雜區311左側的部分可以作為JFET 301的汲極區，而所述N型井區309的位於所述P型摻雜區311右側的部分可以作為JFET 301的源極區。
    根據本發明的一個示例性實施例，所述功率裝置300還可以進一步包括N+型重摻雜區313，該N+型重摻雜區313形成於所述N型井區309的位於所述P型摻雜區311右側的部分中，並且接近其上表面A1。所述N+型重摻雜區313可以用作JFET 301的源極區歐姆接觸。根據本發明的一個示例性實施例，所述功率裝置300還可以進一步包括P+型重摻雜區315，該P+型重摻雜區315形成於所述P型摻雜區311中，並且接近其上表面A1。所述P+型重摻雜區315可以用作JFET 301閘極區的歐姆接觸。根據本發明的一個示例性實施例，所述功率裝置300還可以進一步包括汲極金屬317、閘極金屬319和源極金屬321，它們分別用作功率裝置300的汲極電極D、閘極電極G和源極電極S，並且分別與所述JFET 301的汲極區(所述N型井區309的位於所述P型摻雜區311左側的部分)、閘極區(P型摻雜區311)和源極區(所述N型井區309的位於所述P型摻雜區311右側的部分)耦接。根據本發明的一個實施例，所述閘極金屬319通過與所述P+型重摻雜區315接觸而耦接至所述閘極區。類似地，所述源極金屬321通過與所述N+型重摻雜區313接觸而耦接至所述源極區。
    根據本發明的一個示例性實施例，JFET 301和肖特基二極體303共用P型基底307以及N型井區309。肖特基二極體303包括陰極和陽極，其中所述陰極包括所述N型井區309，所述陽極包括所述汲極金屬317，從而形成金屬半導體接觸。
    根據本發明的一個示例性實施例，溝槽障壁305鄰近所述肖特基二極體303而形成，用於阻擋肖特基二極體303的反向洩漏電流。根據本發明的一個示例性實施例，溝槽障壁305包括第一溝槽305T1和第二溝槽305T2，該第一溝槽305T1和第二溝槽305T2形成於所述N型井區309的用作所述JFET 301的汲極區的部分中，並且被JFET 301的汲極區的一部分隔開，從而該第一溝槽305T1和第二溝槽305T2分別位於所述肖特基二極體303的左側和右側。根據本發明的一個示例性實施例，所述的第一溝槽305T1和第二溝槽305T2均具有底部和側壁，並且它們的底部和側壁覆蓋有介電材料層305D，該第一溝槽305T1和第二溝槽305T2由導電材料305C填充。其中所述導電材料305C耦接所述汲極金屬317。根據本發明的一個實施例，所述導電材料305C與所述汲極金屬317部分接觸。
    根據本發明的一個示例性實施例，所述介電材料層305D可以包括二氧化矽。根據本發明的一個示例性實施例，所述導電材料305C可以包括摻雜的多晶矽。
    圖3B示出了採用圖3A中所示的功率裝置300構建將輸入電壓Vin轉換為輸出電壓Vo的轉換電路的一種示例性實施方式。如圖3B所示，汲極金屬317耦接輸入電壓Vin，閘極金屬319耦接至電氣地，源極金屬321耦接輸出端用於輸出電壓Vo。當輸入電壓Vin大於肖特基二極體303的正向導通電壓時，功率裝置300開始導通，電流從JFET 301的汲極區流向JFET 301的源極區(也就是從Vin流向Vo)。由於溝槽障壁305形成於所述第一溝槽305T1和第二溝槽305T2中，並且填充所述第一溝槽305T1和第二溝槽305T2的導電材料305C被介電材料層305D與所述N型井區309隔離，因此，消除或者至少減小了在功率裝置300中形成寄生雙極性接面電晶體(BJT)的可能性。更進一步的，介電材料層305D阻止了從導電材料305C向N型井區309的載流子注入，從而消除或者至少減小了由寄生BJT引起的載流子注入基底307的問題。因此，根據本發明實施例的功率裝置300，其集成有JFET 301和具有溝槽障壁305的肖特基二極體303，該功率裝置300在導通狀態及肖特基二極體303正向偏置(導通)的情況下，載流子注入基底307的可能性被消除或者至少降低了。
    在另一方面，當輸出電壓Vo大於輸入電壓Vin時，肖特基二極體303從正向偏置轉變為反向偏置。由於只有電子參與形成電流，肖特基二極體303的反向恢復時間很短。當肖特基二極體303的陰極到陽極的電壓隨著Vo的增大而不斷增大時，在所述第一溝槽305T1和第二溝槽305T2周圍的N型井區309中將開始形成耗盡區323。根據本發明的一個示例性實施方式，所述第一溝槽305T1和第二溝槽305T2的距離被設置為使得在所述第一溝槽305T1和第二溝槽305T2周圍分別形成的耗盡區323在相對較低的肖特基二極體303反向偏置電壓(例如：1V~10V)下融合。在所述第一溝槽305T1和第二溝槽305T2周圍分別形成的耗盡區323相互融合後，肖特基二極體陰極(309)到陽極(317)的電壓基本保持穩定，從而使肖特基二極體303受蔽護而不受輸出電壓Vo繼續增大將對其造成的損害。
    因此，根據本發明實施例的功率裝置300中，溝槽障壁305不僅有益於降低所述肖特基二極體303的反向洩漏電流，而且有助於使所述肖特基二極體303在具有相對較小的陰極區域的情況下，便可以具有較高的反向擊穿電壓。因而也有助於提高功率裝置300的擊穿電壓，並降低功率裝置300的尺寸。另一方面，溝槽障壁305還有助於消除或者至少減小在功率裝置300中形成寄生BJT的可能性，從而消除或者至少在很大程度上減小了不必要的載流子向功率裝置300的基底307注入的可能性。
    根據本發明的一個示例性實施例，功率裝置300具有不對稱的截止特性，也就是說，功率裝置300從汲極電極317到源極電極321和/或閘極電極319的方向上可以承受的電壓大於從源極電極321和/或閘極電極319到汲極電極317的方向上可以承受的電壓。為了實現這種不對稱的截止特性，根據本發明的一個示例性實施例，位於溝槽障壁305到閘極區311之間的N型井區309部分的寬度(例如：圖3A中的W1)大於位於閘極區311到源極區歐姆接觸313之間的N型井區309部分的寬度(例如：圖3A中的W2)，W1>W2。
    以上基於圖3A和圖3B對根據本發明各實施例的功率裝置300進行了說明，雖然在上述說明中，功率裝置300示例性地包括JFET 301，與肖特基二極體303和溝槽隔離體305集成。然而上述對本發明各實施例的示例性說明並不用於對本發明進行限定，根據本發明的變形實施例及實施方式，功率裝置300還可能包括其它類型的功率電晶體，例如金屬氧化物半導體場效應電晶體(MOSFET)、雙極型接面電晶體(BJT)等代替前述各實施例中的JFET 301與所述肖特基二極體303及溝槽障壁305集成。
    根據本發明各實施例及其變形實施方式的功率裝置的有益效果不應該被認為僅僅侷限於以上所述的。根據本發明各實施例的這些及其它有益效果可以通過閱讀本發明的詳細說明及研究各實施例的附圖被更好地理解。
    圖4A-4C示出了根據本發明一個實施例的製造集成有功率電晶體和溝槽阻隔肖特基二極體的功率裝置的製造過程的示意圖。
    首先，如圖4A所示，提供半導體基底402，並在接下來的步驟中在所述半導體基底402上形成功率電晶體404。根據本發明的一個示例性實施例，所述半導體基底402可以包括P型半導體基底。根據本發明的一個示例性實施例，所述半導體基底402可以包括P+重摻雜半導體基底層和形成於該P+重摻雜半導體基底層上的P-輕摻雜半導體外延層。根據本發明的一個示例性實施例，所述功率電晶體404可以包括N溝道JFET。形成所述N溝道JFET 404的步驟可以包括：在所述半導體基底402上形成N型井區406；以及在所述N型井區406中形成P型閘極區408。根據本發明的一個示例性實施例，形成所述N溝道JFET 404的步驟可以進一步包括：在所述P型閘極區408中形成P+重摻雜區410；以及在位於所述閘極區408任一側的所述N型井區406的部分中形成N+重摻雜區412(例如：圖4A中示意為在位於所述閘極區408右側的所述N型井區406的部分中形成N+重摻雜區412)。
    接下來，如圖4B所示，在所述N型井區406中形成溝槽障壁414。根據本發明的一個示例性實施例，形成所述溝槽障壁414的步驟包括：在位於所述閘極區408沒有形成N+重摻雜區412那一側的所述N型井區406的部分中形成第一溝槽406T1-和第二溝槽406T2；在所述第一溝槽406T1-和第二溝槽406T2的底部和側壁上均形成覆蓋介電材料層418；以及採用導電材料420填充所述第一溝槽406T1-和第二溝槽406T2。根據本發明的一個示例性實施例，所述介電材料層418包括二氧化矽。根據本發明的一個示例性實施例，所述導電材料420包括摻雜的多晶矽。
    下一步，如圖4C所示，在所述N型井區406上形成介電層422，並且對該介電層422進行刻蝕以露出所述功率電晶體404閘極區408的一部分(例如：所述P+重摻雜區410)、所述功率電晶體404源極區的一部分(例如：所述N+重摻雜區412)、位於所述第一溝槽406T1-和第二溝槽406T2之間的N型井區406部分、以及所述第一溝槽406T1-和第二溝槽406T2中的導電材料420的一部分。接著，在所述介電層422上形成金屬層424並將該金屬層424刻蝕形成汲極金屬424D、閘極金屬424G和源極金屬424S，分別用作功率電晶體404的汲極電極、閘極電極以及源極電極，並分別耦接露出的N型井區406部分和導電材料420部分、露出的所述閘極區408部分和露出的所述源極區部分。根據本發明的示例性實施例，所述汲極金屬424D、閘極金屬424G和源極金屬424S分別與露出的N型井區406部分和導電材料420部分、露出的P+重摻雜區410和露出的N+重摻雜區412接觸。在這一步中，同時也形成了肖特基二極體428，位於所述所述第一溝槽406T1-和第二溝槽406T2之間，所述汲極金屬424D用作該肖特基二極體428的陽極，所述N型井區406用作該肖特基二極體428的陰極。
    以上基於圖4A-4C對根據本發明實施例的製造集成有功率電晶體404和具有溝槽阻隔(406)的肖特基二極體428的功率裝置400的製造過程的說明，並不用於將本發明限制在如上所描述的各具體實施方式中。根據本發明的變形實施例，所述半導體基底402可以包括N型半導體基底，所述功率電晶體404可以包括P溝道JFET。根據本發明另外的變形實施例，所述功率電晶體404可以包括其它類型的功率電晶體(例如MOSFET、BJT等)，而不僅僅侷限於JFET。
    圖5示出了根據本發明一個實施例的形成集成有功率電晶體和肖特基二極體的功率裝置的方法的流程示意圖。該方法包括：步驟501，提供半導體基底；步驟502，在所述半導體基底上形成功率電晶體，其中形成所述功率電晶體可以包括在所述半導體基底上形成汲極區、閘極區和源極區；步驟503，在所述功率電晶體的汲極區中形成溝槽障壁；以及步驟504，在所述功率電晶體的汲極區中形成肖特基二極體。
    根據本發明的一個示例性實施例，在步驟503中形成所述溝槽障壁的步驟包括：在所述功率電晶體的汲極區中形成第一溝槽和第二溝槽，其中所述第一溝槽和第二溝槽被所述功率電晶體的汲極區的一部分隔開，所述第一溝槽和第二溝槽均具有底部和側壁。根據本發明的一個示例性實施例，在步驟504中形成肖特基二極體的步驟包括：在所述功率電晶體的汲極區上形成汲極金屬，與位於所述第一溝槽和第二溝槽之間的所述汲極區部分接觸。
    根據本發明的一個示例性實施例，在步驟503中形成所述溝槽障壁的步驟可以進一步包括：在所述第一溝槽和第二溝槽的底部和側壁上形成覆蓋介電材料層；以及採用導電材料填充所述第一溝槽和第二溝槽。
    以上對根據本發明各實施例及其變形實施方式形成功率裝置的製造過程及方法步驟的描述僅為示例性的，並不用於對本發明的進行限定。另外，一些公知的製造步驟、製程、材料及所用雜質等並未給出或者並未詳細描述，以使本發明清楚、簡明且便於理解。發明所屬技術領域的技術人員應該理解，以上各實施例中描述的方法及步驟可能可以採用不同的順序實現，並不僅僅侷限於所描述的實施例。
    雖然本說明書中以集成有N溝道JFET和肖特基二極體的功率裝置為例對根據本發明各實施例的集成有功率電晶體和肖特基二極體的功率裝置及其製造方法進行了示意與描述，但這並不意味著對本發明的限定，本領域的普通技術人員應該理解這裡給出的結構及原理同樣適用於該功率裝置中集成的功率電晶體為P溝道JFET、N溝道/溝道MOSFET、功率BJT、DMOS等高壓電晶體裝置及其它類型的半導體材料及半導體裝置的情形。
    雖然根據本發明的某些實施例，選用摻雜的多晶矽來填充溝槽障壁的第一溝槽和第二溝槽，然而這並不用於限定填充溝槽障壁的第一溝槽和第二溝槽的導電材料為摻雜的多晶矽。本領域的技術人員應該理解，填充溝槽障壁的第一溝槽和第二溝槽的導電材料可能包括與裝置製造製程相相容的其它導電材料(例如：金屬、其它半導體、半金屬、和/或它們的組合物)。因此，這裡的“摻雜的多晶矽”意味著涵蓋了矽及除矽以外的其它導電材料及其組合物。
    因此，上述本發明的說明書和實施方式僅僅以示例性的方式對本發明實施例的功率裝置及其製造方法進行了說明，並不用於限定本發明的範圍。對於公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所公開的實施例的其他變化和修改並不超出本發明的精神和保護範圍。
    100‧‧‧功率轉換電路
    101‧‧‧功率電晶體
    103‧‧‧肖特基二極體
    200‧‧‧功率裝置
    202‧‧‧JFET
    204‧‧‧肖特基二極體
    206‧‧‧P型基底
    208‧‧‧N型井區
    210‧‧‧閘極區
    212‧‧‧P+重摻雜區
    214‧‧‧N+重摻雜區
    216‧‧‧陽極
    218‧‧‧閘極金屬
    220‧‧‧源極金屬
    222‧‧‧P+重摻雜區
    300‧‧‧功率裝置
    301‧‧‧JFET
    303‧‧‧肖特基二極體
    305‧‧‧溝槽障壁
    307‧‧‧P型基底
    309‧‧‧N型井區
    311‧‧‧P型摻雜區
    313‧‧‧N+型重摻雜區
    315‧‧‧P+型重摻雜區
    317‧‧‧汲極金屬
    319‧‧‧閘極金屬
    321‧‧‧源極金屬
    323‧‧‧耗盡區
    400‧‧‧功率裝置
    402‧‧‧半導體基底
    404‧‧‧功率電晶體
    406‧‧‧N型井區
    406T1‧‧‧第一溝槽
    406T2‧‧‧第二溝槽
    408‧‧‧P型閘極區
    410‧‧‧P+重摻雜區
    412‧‧‧N+重摻雜區
    414‧‧‧溝槽障壁
    418‧‧‧介電材料層
    420‧‧‧導電材料
    422‧‧‧介電層
    424‧‧‧金屬層
    424D‧‧‧汲極金屬
    424G‧‧‧閘極金屬
    424S‧‧‧源極金屬
    428‧‧‧肖特基二極體
    下面的附圖有助於更好地理解接下來對本發明不同實施例的描述。這些附圖並非按照實際的特徵、尺寸及比例繪製，而是示意性地示出了本發明一些實施方式的主要特徵。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發明的一些實施例。為簡明起見，不同附圖中具有相同功能的相同或類似的元件或結構採用相同的附圖標記。
    圖1A示出了現有技術中一種功率轉換電路100的示意圖；圖1B示出了對應於圖1A中所示功率轉換電路100的電流與輸入電壓關係曲線示意圖；圖2示出了現有技術中集成有JFET和融合肖特基二極體的功率裝置200的縱向剖面示意圖；圖3A示出了根據本發明一個實施例的功率裝置300的縱向剖面示意圖；圖3B示出了採用圖3A中所示的功率裝置300構建將輸入電壓Vin轉換為輸出電壓Vo的轉換電路的一種示例性實施方式；圖4A-4C示出了根據本發明一個實施例的功率裝置的製造過程的示意圖；圖5示出了根據本發明一個實施例的形成功率裝置的方法的流程示意圖。
    300‧‧‧功率裝置
    301‧‧‧JFET
    303‧‧‧肖特基二極體
    305‧‧‧溝槽障壁
    305C‧‧‧導電材料
    305D‧‧‧介電材料層
    305T1‧‧‧第一溝槽
    305T2‧‧‧第二溝槽
    307‧‧‧P型基底
    309‧‧‧N型井區
    311‧‧‧P型摻雜區
    313‧‧‧N+型重摻雜區
    315‧‧‧P+型重摻雜區
    317‧‧‧汲極金屬
    319‧‧‧閘極金屬
    321‧‧‧源極金屬
    A1‧‧‧上表面
    权利要求:
    Claims (20)
    [1] 一種功率裝置，包括：半導體基底；功率電晶體，形成於該半導體基底中，其中該功率電晶體包括汲極區、源極區、閘極區以及耦接該汲極區的汲極金屬；溝槽障壁，形成於該功率電晶體的汲極區中，其中該溝槽障壁包括第一溝槽和第二溝槽，該第一溝槽和第二溝槽由該汲極區的一部分隔開；以及肖特基二極體，形成於該第一溝槽和第二溝槽之間，其中該肖特基二極體具有陽極和陰極，該的陽極包括該汲極金屬，該陰極包括該汲極區的一部分。
    [2] 如申請專利範圍第1項所述的功率裝置，其中，該第一溝槽和第二溝槽採用導電材料填充，該導電材料透過介電材料與該功率電晶體的汲極區隔離。
    [3] 如申請專利範圍第2項所述的功率裝置，其中，該汲極金屬與該第一溝槽和第二溝槽中填充的該導電材料接觸。
    [4] 如申請專利範圍第2項所述的功率裝置，其中該第一溝槽和第二溝槽的底部和側壁覆蓋有該介電材料。
    [5] 一種功率裝置，包括：半導體基底，具有第一導電類型；井區，形成於該半導體基底中，並且具有與該第一導電類型相反的第二導電類型；閘極區，形成於該井區中，並且具有該第一導電類型；第一溝槽和第二溝槽，形成於位於該閘極區一側的該井區中，並且由該井區的一部分隔開；以及汲極金屬，與將該第一溝槽和第二溝槽隔開的那部分井區接觸，形成金屬半導體接觸。
    [6] 如申請專利範圍第5項所述的功率裝置，其中該第一溝槽和第二溝槽採用導電材料填充，該導電材料透過介電材料與該井區隔離。
    [7] 如申請專利範圍第6項所述的功率裝置，其中該汲極金屬與該第一溝槽和第二溝槽中填充的該導電材料接觸。
    [8] 如申請專利範圍第6項所述的功率裝置，其中，該第一溝槽和第二溝槽均具有底部和側壁，並且該第一溝槽和第二溝槽的底部和側壁覆蓋有該介電材料。
    [9] 如申請專利範圍第5項所述的功率裝置，其中該井區包括汲極區和源極區，其中，該閘極區位於該汲極區和該源極區之間。
    [10] 如申請專利範圍第5項所述的功率裝置，其中進一步包括：閘極歐姆接觸區，形成於該閘極區中，並具有該第一導電類型；及源極歐姆接觸區，形成於位於該閘極區另一側的該井區中，並且具有該第二導電類型。
    [11] 如申請專利範圍第10項所述的功率裝置，其中該溝槽障壁到該閘極區之間的距離大於該閘極區到該源極歐姆接觸區之間的距離。
    [12] 一種形成集成有功率電晶體和肖特基二極體的功率裝置的方法，包括：提供半導體基底的步驟；在該半導體基底中形成功率電晶體的步驟，其中形成該功率電晶體的步驟包括在該半導體基底中形成汲極區、閘極區和源極區的步驟；在該汲極區中形成溝槽障壁的步驟，其中形成該溝槽障壁的步驟包括在該汲極區中形成第一溝槽和第二溝槽的步驟，該第一溝槽和第二溝槽由該汲極區的一部分隔開；以及在該汲極區中形成肖特基二極體的步驟，其中形成該肖特基二極體的步驟包括形成汲極金屬的步驟，該汲極金屬與該第一溝槽和第二溝槽隔之間的那部分汲極區接觸。
    [13] 如申請專利範圍第12項所述的方法，其中，該第一溝槽和第二溝槽均具有底部和側壁，形成該溝槽障壁的步驟進一步包括：在該第一溝槽和第二溝槽的底部和側壁上形成覆蓋該底部和側壁的介電材料層的步驟；以及採用導電材料填充該第一溝槽和第二溝槽的步驟。
    [14] 如申請專利範圍第13項所述的方法，其中，形成該汲極金屬的步驟進一步包括：在該汲極金屬與填充該第一溝槽和第二溝槽的該導電材料之間形成電氣接觸。
    [15] 一種形成功率裝置的方法，包括：提供具有第一導電類型的半導體基底的步驟；在該半導體層中形成具有第二導電類型的井區的步驟，其中該第二導電類型與該第一導電類型相反；在該井區中形成具有該第一導電類型的閘極區的步驟；在位於該閘極區一側的該井區中形成第一溝槽和第二溝槽的步驟，其中該第一溝槽和第二溝槽被該井區的一部分隔開；以及形成汲極金屬的步驟，其中該汲極金屬與將該第一溝槽和第二溝槽隔開的那部分井區接觸。
    [16] 如申請專利範圍第15項所述的方法，其中，該第一溝槽和第二溝槽均具有底部和側壁，形成該第一溝槽和第二溝槽的步驟進一步包括：在該第一溝槽和第二溝槽的底部和側壁上形成覆蓋該底部和側壁的介電材料層的步驟；以及採用導電材料填充該第一溝槽和第二溝槽的步驟。
    [17] 如申請專利範圍第16項所述的方法，其中，形成該汲極金屬的步驟進一步包括：在該汲極金屬與填充該第一溝槽和第二溝槽的該導電材料之間形成電氣接觸。
    [18] 如申請專利範圍第15項所述的方法，其中，進一步包括：在該井區中形成汲極區和源極區的步驟，其中該汲極區和該源極區被該閘極區隔開。
    [19] 如申請專利範圍第15項所述的方法，其中，進一步包括：在該閘極區中形成閘極歐姆接觸區的步驟，其中該閘極歐姆接觸區具有該第一導電類型；及在位於該閘極區另一側的該井區中形成源極歐姆接觸區的步驟，其中該源極歐姆接觸區具有該第二導電類型。
    [20] 如申請專利範圍第19項所述的方法，其中，該第一溝槽和第二溝槽到該閘極區之間的距離大於該閘極區到該源極歐姆接觸區之間的距離。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI491052B|2015-07-01|集成有肖特基二極體的功率裝置及其製造方法
    TWI575718B|2017-03-21|利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
    TWI579932B|2017-04-21|與金屬氧化物場效應電晶體集成的增強型耗盡積累/反轉通道器件及其製造方法
    US8816355B2|2014-08-26|Semiconductor device
    JP4024503B2|2007-12-19|半導体装置及びその製造方法
    US9859272B2|2018-01-02|Semiconductor device with a reduced band gap zone
    US8884360B2|2014-11-11|Semiconductor device with improved robustness
    US8912632B2|2014-12-16|Semiconductor device
    JP2016032105A|2016-03-07|逆導通型ｉｇｂｔ
    CN105280711A|2016-01-27|电荷补偿结构及用于其的制造
    US20160155821A1|2016-06-02|Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
    US9780204B2|2017-10-03|DMOS transistor with trench schottky diode
    US9859378B2|2018-01-02|Semiconductor device with reduced emitter efficiency
    CN106024857B|2021-01-19|具有沟道截断环的半导体器件及生产其的方法
    US10861965B2|2020-12-08|Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
    US8723238B1|2014-05-13|Method of forming a transistor and structure therefor
    US20190348412A1|2019-11-14|Power semiconductor devices
    CN104183631B|2020-01-21|半导体器件、制造半导体器件的方法以及集成电路
    US9698138B2|2017-07-04|Power semiconductor device with improved stability and method for producing the same
    CN103531614B|2016-12-28|电荷补偿半导体器件
    US10950718B2|2021-03-16|IGBT with fully depletable n- and p-channel regions
    JP2014112625A|2014-06-19|電力半導体素子およびその製造方法
    JP6964564B2|2021-11-10|半導体装置
    US20200395443A1|2020-12-17|Power Semiconductor Device and Method
    EP3324440A1|2018-05-23|Low resistance and leakage device
    同族专利:
    公开号 | 公开日
    US9059329B2|2015-06-16|
    CN102751277A|2012-10-24|
    CN202712186U|2013-01-30|
    TWI491052B|2015-07-01|
    US20130049076A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH07221223A|1994-02-03|1995-08-18|Mitsubishi Electric Corp|半導体装置，及び混成集積回路装置|
    US5982250A|1997-11-26|1999-11-09|Twr Inc.|Millimeter-wave LTCC package|
    US6040739A|1998-09-02|2000-03-21|Trw Inc.|Waveguide to microstrip backshort with external spring compression|
    US6351018B1|1999-02-26|2002-02-26|Fairchild Semiconductor Corporation|Monolithically integrated trench MOSFET and Schottky diode|
    GB0005650D0|2000-03-10|2000-05-03|Koninkl Philips Electronics Nv|Field-effect semiconductor devices|
    US7671439B2|2005-02-11|2010-03-02|Alpha & Omega Semiconductor, Ltd.|Junction barrier Schottky with floating islands|
    US6580141B2|2001-06-01|2003-06-17|General Semiconductor, Inc.|Trench schottky rectifier|
    JP2003078310A|2001-09-04|2003-03-14|Murata Mfg Co Ltd|高周波用線路変換器、部品、モジュールおよび通信装置|
    JP3890999B2|2002-02-14|2007-03-07|住友電気工業株式会社|光送信モジュール|
    FR2847723B1|2002-11-22|2006-02-03|United Monolithic Semiconduct|Composant electronique en boitier pour applications a des frequences millimetriques|
    US20050199918A1|2004-03-15|2005-09-15|Daniel Calafut|Optimized trench power MOSFET with integrated schottky diode|
    US7352036B2|2004-08-03|2008-04-01|Fairchild Semiconductor Corporation|Semiconductor power device having a top-side drain using a sinker trench|
    US7737522B2|2005-02-11|2010-06-15|Alpha & Omega Semiconductor, Ltd.|Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction|
    US7504721B2|2006-01-19|2009-03-17|International Business Machines Corporation|Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips|
    WO2008069714A1|2006-12-05|2008-06-12|Telefonaktiebolaget Lm Ericsson |A surface-mountable waveguide arrangement|
    US8581113B2|2007-12-19|2013-11-12|Bridgewave Communications, Inc.|Low cost high frequency device package and methods|
    US8872333B2|2008-02-14|2014-10-28|Viasat, Inc.|System and method for integrated waveguide packaging|
    US8072065B2|2008-02-14|2011-12-06|Viasat, Inc.|System and method for integrated waveguide packaging|
    US7943955B2|2009-01-27|2011-05-17|Infineon Technologies Austria Ag|Monolithic semiconductor switches and method for manufacturing|
    TWI392099B|2009-03-23|2013-04-01|Richtek Technology Corp|接面電晶體與蕭特基二極體之整合元件|
    CN101847635B|2009-03-27|2012-03-21|立锜科技股份有限公司|结型晶体管与肖特基二极管的整合元件|
    US7928509B2|2009-05-21|2011-04-19|Richtek Technology Corporation|Integrated JFET and schottky diode|
    AU2011218651B2|2010-08-31|2014-10-09|Viasat, Inc.|Leadframe package with integrated partial waveguide interface|
    US8304825B2|2010-09-22|2012-11-06|Monolithic Power Systems, Inc.|Vertical discrete devices with trench contacts and associated methods of manufacturing|
    US8441046B2|2010-10-31|2013-05-14|Alpha And Omega Semiconductor Incorporated|Topside structures for an insulated gate bipolar transistor device to achieve improved device performances|
    US20130001699A1|2011-06-29|2013-01-03|Sinopower Semiconductor, Inc.|Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet|CN103840014B|2012-11-21|2016-11-23|上海华虹宏力半导体制造有限公司|一种沟槽型肖特基二极管器件结构和工艺实现方法|
    CN103204461B|2013-03-22|2016-06-01|上海华虹宏力半导体制造有限公司|半导体结构及其形成方法|
    KR102046663B1|2013-11-04|2019-11-20|매그나칩 반도체 유한회사|반도체 소자 및 그 제조방법|
    CN104752423B|2013-12-31|2018-08-21|中芯国际集成电路制造有限公司|一种半导体器件及其制造方法和电子装置|
    CN105226101B|2014-06-30|2018-04-10|无锡华润上华科技有限公司|结型场效应晶体管及其制造方法|
    CN107785365B|2016-08-31|2021-08-06|无锡华润上华科技有限公司|集成有结型场效应晶体管的器件及其制造方法|
    CN110600465B|2018-06-13|2022-02-08|世界先进积体电路股份有限公司|半导体结构|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/215,116|US9059329B2|2011-08-22|2011-08-22|Power device with integrated Schottky diode and method for making the same|
    [返回顶部]